<kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

              <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                      <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                              <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                      <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                              <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                                      <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                                              <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                                                      <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                                                              <kbd id='F3W7G84wHaba2Am'></kbd><address id='F3W7G84wHaba2Am'><style id='F3W7G84wHaba2Am'></style></address><button id='F3W7G84wHaba2Am'></button>

                                                                                  09 2018-01

                                                                                  太阳城官网_PLD和FPGA有什么区别与接洽?PLD高速通信USB转移技能说明

                                                                                  责任编辑:太阳城官网   文章来源:网络整理

                                                                                  PLD和FPGA有什么区别与联系?PLD高速通讯USB转移手艺声名

                                                                                    PLD和FPGA有什么区别与接洽?

                                                                                    PLD(Programmable Logic Device)是可编程逻辑器件的总称。早期的PLD多属于EEPROM或乘积项(Product Term)布局。FPGA(Field Programmable Gate Arry)是指在线可编程逻辑阵列,最早为Xilinx公司推出。多为SRAM框架或查表框架,需外接设置用的EPROM下载。Xilinx将SRAM框架或查表框架,需外接设置用的EPROM下载的PLD称之为FPGA。把Flash、EEPROM框架或乘积项框架的PLD称为CPLD。 Altera把本身的PLD产物MAX系列/FLEX/ACEX/APEX系列称为CPLD。因为FLEX/ACEX/APEX系列也是SRAM型,需外接设置用的EPROM下载,许多人把Altera的FLEX/ACEX/APEX系列产物也称为FPGA。

                                                                                  本文引用地点:

                                                                                  PLD和FPGA有什么区别与联系?PLD高速通讯USB转移手艺声名

                                                                                    PLD高速通信USB转移技能说明

                                                                                    可编程逻辑器件(PLD)是20世纪70年月在ASIC计划的基本上成长起来的一种划期间的新型逻辑器件。自PLD器件问世以来,制造工艺上回收TTL、CMOS、ECL及静态RAM技能,器件范例有PROM、EPROM、 E2PROM、FPLA、PAL、GAL、PML及LCA等。PLD在机能和局限上的成长,首要依靠于制造工艺的不绝改造,高密度PLD是VLSI集成工艺高度成长的产品。80年月末,美国ALTERA和XILINX公司回收EECMOS工艺,别离推出大局限和超大局限的伟大可编程逻辑器件(CPLD)和现场可编程逻辑门阵列器件(FPGA)。这种芯片在到达高集成度的同时,所具有的应用机动性和多组态成果是以往的LSI/VLSI电路无法相比的。自从跨入90年月以来,可编程逻辑器件CPLD/FPGA获得了飞速成长,向高集成度、高速率和低价位偏向不绝迈进;不只具有电擦除特征,并且呈现了边沿扫描及在线编程等高级特征;其应用规模不绝扩大,可用于状态机、同步、译码、解码、计数、总线接口、串并转换等许多方面,并且在信号处理赏罚规模的应用也活泼起来。行使CPLD可以进步体系集成度、低落噪声、加强体系靠得住性并低落本钱。

                                                                                    本文首要先容ATMEL公司的CPLD芯片ATF1508AS的特点及应用。ATF1508AS是操作ATMEL成熟的电擦除技能实现的高机能、高密度的伟大可编程逻辑器件(CPLD),与ALTERA公司的EPM7000系列引脚完全兼容;可以将EPM7000的POF文件转换为得当ATF1508AS的家产尺度JEDEC编程文件,下载到ATF1508AS芯片中。

                                                                                    1 ATF1508AS的特点

                                                                                    ATF1508AS是操作ATMEL成熟的电擦除技能实现的高机能、高密度的伟大可编程逻辑器件(CPLD)。它有128个逻辑宏单位和最大100个输入,能很轻易地集成一系列TTL、SSI、MSI、LSI和传统PLD的逻辑成果。ATF1508AS的加强型路由开关矩阵增进了可用的门数和计划改变时引脚锁定的乐成率,这长短常重要的。ATF1508AS有96个双向I/O引脚和4个输入引脚。这4个输入引脚也可以用于全局节制信号、全局寄存器时钟、全局复位和全局输出应承。

                                                                                    128个宏单位中的每一个都发生一个潜匿的反馈回路到全局总线,每一个输入引脚、I/O引脚也都汇入全局总线。每个逻辑块的开关矩阵从全局总线中选择 40个独立的信号,每一个宏单位也发生一个返送逻辑项到局部总线。宏单位之间的级联逻辑可以快速有用地实现伟大的逻辑成果。ATF1508AS包罗八个这样的逻辑链,每一个都能通过扇入最多40个乘积项实现逻辑项求和。

                                                                                  PLD和FPGA有什么区别与联系?PLD高速通讯USB转移手艺声名

                                                                                    ATF1508AS是在体系编程(ISP)器件。它用家产尺度的4脚JTAG接口(IEEE尺度1149.1),完全与 JTAG的界线扫描描写说话(BSDL)兼容。ISP应承器件不消从印刷电路板上拿走就可编程;除简化出产流程外,ISP也应承通过软件举办计划修改。

                                                                                    ATF1508AS的引脚保持电路提供对全部输入和I/O引脚的配置。当任何引脚驱动到高电平或低电平,紧接着引脚被悬空时,引脚将保持先前的高电平或低电平状态。这种电路防备没有效到的输入和I/O线悬空而成为中间的电压值,这会导致不须要的功耗和体系噪声。引脚保持电路去除了对外部上拉电阻的必要和直流功耗。

                                                                                    ATF1508AS的加密特征可以掩护ATF1508AS的计划内容。两个字节(16位)的用户信号可被用户存取,能存下班程名、部件号、版本或日期等,并且用户信号的存取不受加密熔丝的状态影响。

                                                                                    ATF1508AS具有上电复位特征。在上电时代,全部的I/O引脚将为三态,直到VCC达到上电电压,这样可防备在上电时代产生总线竞争。ATF1508AS的寄存器计划成在上电时复位,从VCC上升到VRST后的细小的延时,全部的寄存器将复位到低电平,输出状态要按照缓冲器的极性配置。这种特征对付状态机的初始化是较量要害的。

                                                                                    2 ATF1508AS的宏单位

                                                                                    ATF1508AS的宏单位如图1所示。它的宏单位很是机动,足以支持高伟大逻辑成果而且高速事变。宏单位包罗五个部门:乘积项和乘积项选择多路复用器、或/异或/级联逻辑、触发器、输出选择和使能、逻辑阵列输入。没有效到的宏单位可由编译器榨取以低落功耗。

                                                                                    (1)乘积项和乘积项选择矩阵

                                                                                    每一个宏单位有5个乘积项,每个乘积项作为它的输入从全局总线和局部总线吸取全部信号。乘积项选择矩阵(PTMUX)按需分派这5个乘积项到宏单位的逻辑门,也认真分派节制信号。乘积项选择矩阵的编程是由计划编译器抉择的,编译器将选择优化的宏单位设置。

                                                                                  PLD和FPGA有什么区别与联系?PLD高速通讯USB转移手艺声名

                                                                                    (2)或/异或/级联逻辑

                                                                                    ATF1508AS的逻辑布局是为有用地支持全部的逻辑而计划的。在一个宏单位内,全部的乘积项可以被布进或门,发生一个5输入的与/或求和项。通过相近的宏单位扇入特另外乘积项,可以扩展到40个乘积项而只有很小的延时。宏单位的异或门应承有用地实现较量和算术成果,个中异或门的一个输入来自或运算的求和项,另一个输入可所以一个乘积项或一个牢靠的高电平或低电平。对付组合逻辑输出,牢靠电平应承极性选择;对付时序逻辑,牢靠电平应承操作反演法则(摩根定律的推论)化简乘积项。异或门也可以用于仿真T型和JK型触发器。

                                                                                    (3)触发器

                                                                                    ATF1508AS的触发器有很是机动的数据和节制成果。触发器的输入可以来自于异或门、一个单独的乘积项或直接由I/O口输入。选择单独的乘积项应承在一个组合逻辑输出宏单位内天生一个潜匿的寄存器反馈(这个特征是由fitter软件自动实现的)。除D、T、JK和SR范破例,ATF1508AS的触发器还可设置为锁存器。在这种模式中,其时钟为高时,数据通过;其时钟为低时,数据锁存。